전체 글84 [Verilog & SV] 삼항연산자(Ternary operator) 삼항연산자(Ternary Operator) 삼항연산자는 조건문에 기반하여 다른 두 개의 값 중 하나를 선택하는 연산자입니다. Verilog에서 삼항연산자는 다음과 같은 구조로 사용됩니다:conditional_expression ::=expression1 ? { attribute_instance } expression2 : expression3 ? : ;삼항연산자는 주어진 조건식을 평가한 후, 조건식이 참인 경우에는 을 선택하고, 조건식이 거짓인 경우에는 을 선택합니다. 이는 조건에 따라 다른 동작을 수행하는 데 유용하게 활용될 수 있습니다. out = control ? x : y 예를 들어, Verilog 코드에서 삼항연산자를 사용하여 입력 신호에 따라 출력 신호를 결정할 수 있습니다. 다음은 이를 나.. 2023. 7. 1. [Verilog] Reg와 Wire Verilog에는 Wire와 Reg라는 두 개의 변수타입이 존재합니다. 두 변수의 가장 큰 차이는 값을 저장할 수 있는지 없는지 입니다. Wire는 값을 저장 할 수 없고 Reg는 값을 저장할 수 있습니다. Reg Reg는 data를 저장하기 위한 변수로 다음 값이 할당되기 전까지 현재 값을 유지하므로 절차형 할당문(procedural assignment)를 구현할 때 주로 사용됩니다. Initial/always block 구문 내에서 출력으로는 반드시 reg를 사용해야 합니다. 조합논리(Combinational logic)과 순차논리(sequential logic)을 구현할 때 모두 사용 가능합니다. reg [1:0] counter; always @(posedge CLK, negedge RESETn.. 2023. 7. 1. [SDC] create_clock 목차 SDC 작성에는 다양한 명령어들이 사용되며, 그 중 하나가 바로 create_clock 명령어입니다. create_clock 현재 디자인에 클럭 객체를 생성하고 그 파형을 정의하는 역할을 합니다. SYNTAX status create_clock [-name clock_name] [-add] [source_objects] [-period period_value] [-waveform edge_list] [-comment comment_string] Data Types clock_name string source_objects list period_value float edge_list list comment_string string ARGUMENTS create_clock 명령어는 여러 인수를 사용하여.. 2023. 7. 1. [AXI] Low Power Interface (ENG) *All photos and content in this article are copyrighted by Arm Ltd. This is a personal compilation for students and practitioners entering digital design. Content may be removed or modified at any time at the request of the copyright holder, Arm Ltd. Copyright © 2003-2023 Arm Ltd. All rights reserved. Contents In modern electronic systems, power efficiency is a critical consideration. To address.. 2023. 6. 30. [EDA Tool] Kactus2 Kactus2 IP-XACT를 다루는 Tool로 현재 Magillem이 거의 독점하고 있는 시장입니다. (Magillem은 Arteris의 자회사입니다.) EDA Tool하나를 소개하고자 합니다.이번에 소개드려고 하는 Tool은 Kactus2입니다. 현재는 오픈소스로 열려있습니다. 기업의 경우 라이센스를 구매해야하는 것 처럼 보이긴하나, 실제로 사용하는 기업이 있는지는 모르겠습니다. 작은 회사나 개인은 사용할 수 도 있겠지만요. Kactus2 https://sourceforge.net/projects/kactus2/ Kactus2 Download Kactus2 for free. Kactus2 is a graphical EDA tool based on the IP-XACT standard. . Kact.. 2023. 6. 29. ASIC? Application Specific Integrated Circuit 반도체를 분류할때, Standard(표준형 반도체), ASIC(주문형 반도체)로 나눌 수 있습니다. Standard는 규격이 정해져 있어, 사용자가 필요한 일정 요건만 갖추면 다양한 전자제품에 사용할 수 있습니다. 반면 ASIC은 특정 제품을 위한 기능을 만족하는 반도체입니다. ASIC은 특정 기기를 위한 필요 기능만을 수행하도록 설계 및 제작합니다. 최근 가전, 휴대폰, 자동차 등 각 제품마다 필요한 기능이 다르고 Standard를 사용할 경우 특정 기능을 동작시킬 수 없거나, 불필요한 기능이 많아지는 경우 ASIC을 사용하게 된다. ASIC은 크게 설계방식에 따라 Full custom IC와 Semicustom IC.. 2023. 6. 25. Open-drain/Open-collector Floating(= High Impedance) LOW(0)은 출력 가능 / HIGH(1)은 출력 불가능 HIGH(1) 표현 하기 위해, Pull-up 저항 활용 풀업 저항이 없이 전원만 연결하게 되면, FET 스위칭 On 되었을때, 전원과 그라운드가 쇼트되어, 많은 전류가 흐르면서 회로 고장 Vin = 1 / FET On / Vout = 0 Vin = 0 / FET Off / Vout = 1 Open-drain/Open-collector 2023. 6. 24. I2C? (3) 2023.06.21 - [Knowledge] - I2C? (1) I2C? (1) I2C is "Inter-Integrated Circuit" Interface SCL : Serial Clock (Output from master) SDA : Serial DATA (Data In & Out port) I2C 프로토콜은 하나의 데이터 라인 (SDA)과 하나의 클럭 라인 (SCL)을 이용하는 동기식 (synchronous) 시리 vir-us.tistory.com 2023.06.21 - [Knowledge] - I2C? (2) I2C? (2) 2023.06.21 - [Protocol] - I2C? (1) I2C? (1) I2C is "Inter-Integrated Circuit" Interface SCL : S.. 2023. 6. 21. I2C? (2) 2023.06.21 - [Knowledge] - I2C? (2) I2C? (2) 2023.06.21 - [Protocol] - I2C? (1) I2C? (1) I2C is "Inter-Integrated Circuit" Interface SCL : Serial Clock (Output from master) SDA : Serial DATA (Data In & Out port) I2C 프로토콜은 하나의 데이터 라인 (SDA)과 하나의 클럭 라인 (SCL)을 vir-us.tistory.com Start & Stop 데이터 교환 전, I2C 모듈 사이의 SCL/SDA 라인은 모두 1 = High 상태를 유지합니다. 이후, 통신이 시작되면 데이터 라인은 클럭 라인보다 먼저 0 = Low 신호로 변하게 됩니다 (.. 2023. 6. 21. I2C? (1) 목차 I2C is "Inter-Integrated Circuit" Interface SCL : Serial Clock (Output from master) SDA : Serial DATA (Data In & Out port) I2C 프로토콜은 하나의 데이터 라인 (SDA)과 하나의 클럭 라인 (SCL)을 이용하는 동기식 (synchronous) 시리얼 통신 방식입니다. 하드웨어 구조는 복잡하지만, 위 그림에서 볼 수 있는 것처럼 서로 다른 모듈간의 wiring 연결이 간단하고, 하나의 Master에서 여러 개의 Slave를 제어할 수 있다는 특징이 있습니다. Controls the IO expanders, various sensors, EEPROM, ADCs/DACs, and much more. All .. 2023. 6. 21. [Ethernet] Packet formet Media Access Control (MAC) frame and packet *octet = 8bit = 1byte 1. Preamble field 7-octet field that is used allow the PLS circuitry to reach its steady-state synchronization with the received packet’s timing. A bit sequence used for physical medium stabilization and synchronization, 10101010 10101010 10101010 10101010 10101010 10101010 10101010 2. SFD Start Frame Delimiter(SFD) 10101011 3. Ad.. 2023. 6. 21. Shadow Register란? Shadow Register 란? 현재 출력중인 정보를 안정적으로 유지하고, 업데이트 내용은 다음 단위(ex. 프레임)에 반영하기 위한 register Shadow register가 없는 경우 예시로 Display에서, 바로 업데이트가 반영되면 Display의 Frame과 출력 data가 동기화 되지 않음 Gamma 값, Pixel값 등이 동기화 되지 않아서 불안정한 출력을 보내게 됨. Shadow register의 효과 shadow register를 사용하여 출력되는 data를 안정적으로 유지. V sync signal를 update signal로 사용 2023. 6. 21. 이전 1 ··· 4 5 6 7 다음 반응형
