본문 바로가기

전체 글81

DRAM이란? (2) Generation, Structure 2023.07.05 - [Knowledge] - DRAM이란? (1) 기본동작 Read, Write, Refresh DRAM이란? (1) 기본동작 Read, Write, Refresh 메모리는 컴퓨터 작동의 기본입니다. CPU와 결합하면 일련의 명령(프로그램)을 실행하고 작업 데이터를 저장하는 기능이 가능해집니다. RAM(Random-Access Memory)은 잘 알려진 유형의 메모리이며 거의 vir-us.tistory.com DRAM Generation RAM: Random-Access Memo SDRAM: Synchronous Dynamic Random-Access Memory SDR: Single Data Rate DDR: Double Data Rate LPDDR: Low Power Double .. 2023. 7. 5.
DRAM이란? (1) 기본동작 Read, Write, Refresh 메모리는 컴퓨터 작동의 기본입니다. CPU와 결합하면 일련의 명령(프로그램)을 실행하고 작업 데이터를 저장하는 기능이 가능해집니다. RAM(Random-Access Memory)은 잘 알려진 유형의 메모리이며 거의 동일한 시간 지연으로 메모리의 모든 위치에 액세스 할 수 있기 때문에 그렇게 불립니다. 동적 랜덤 액세스 메모리(DRAM)는 더 낮은 비용으로 더 높은 밀도를 허용하는 특정 유형의 랜덤 액세스 메모리입니다. 노트북과 데스크탑에 있는 메모리 모듈은 DRAM을 사용합니다. DRAM Dynamic random-access memory 휘발성 메모리 (전원이 끊기면 저장된 데이터를 잃는다) D(Dynamic) 데이터를 기억시키기 위해서 Refresh라는 과정을 의미하는 명칭 RAM(Random-Acc.. 2023. 7. 5.
AND Gate 디지털 논리 AND 게이트의 출력 상태는 입력 중 하나라도 논리 수준이 "0"일 때는 "LOW"를 출력합니다. 다시 말해 논리 AND 게이트의 경우, 어떤 LOW 입력도 LOW 출력을 제공합니다. 디지털 AND 게이트에 대한 논리 또는 부울 표현식은 논리 곱셈을 나타내며, 이는 단일 점 또는 마침표 기호( . )로 표시되어 부울 표현식은 다음과 같습니다: A.B = Q "만약 A와 B 모두 참이라면, Q는 참이다" 2-input Transistor AND Gate 2-input Logic AND Gate는 아래 그림처럼 저항-트랜지스터 스위치를 연결하여 구성할 수 있습니다. 2-input Logic AND Gate 2-input Logic AND Gate의 부울 표현식은 Q = A.B 2023. 7. 5.
[Ethernet] Auto-Negotiation이란? 목차 Introduction Ethernet Auto-Negotiation은 switch, router, server 또는 기타 장치의 Port가 링크의 다른 쪽 끝에 있는 장치와 통신하여 연결에 대한 최적의 양방향 모드와 속도를 결정할 수 있도록 하는 기능입니다. 여기서는 Ethernet Auto-Negotiation의 세부 사항, 작동 방식, 네트워크 통신에서의 중요성에 대해 이야기하려고 합니다. What is Ethernet Auto-Negotiation? Ethernet Auto-Negotiation은 Ethernet 네트워크를 통해 연결된 장치가 속도, 이중 모드, flow control와 같은 전송 매개변수에 합의할 수 있도록 하는 프로토콜입니다. 이 프로세스에는 장치가 각자의 기능을 공유한 .. 2023. 7. 4.
IP-XACT란? IP-XACT는 전자 시스템 설계를 위한 XML 형식의 메타 데이터 표준입니다. 이 표준은 디자인 데이터 및 디자인 환경 간의 상호 운용성을 단순화하여 IP 기반 설계를 쉽게 할 수 있도록 해줍니다. 이러한 파일은 중요한 정보, 예를 들어 최상위 포트, 논리적 인터페이스, 메모리 맵에 대한 자세한 설명과 같은 IP 모델링 세부 정보를 담고 있습니다. IP-XACT의 주요 기능 최상위 포트 정보 문서화 IP-XACT는 최상위 포트 이름과 같은 핵심 모델링 세부 정보를 문서화하는 데 효과적입니다. 이 정보는 설계 프로세스에서 중요한 역할을 합니다. 최상위 포트는 IP의 입력 및 출력과 상호 작용하며, 시스템과의 인터페이스를 구성합니다. 다양한 뷰 포인터 제공 IP 이미지 내에서 다양한 뷰가 있는 위치에 대한.. 2023. 7. 3.
Big Endian, Little Endian 빅 엔디안과 리틀 엔디안의 이해 데이터를 저장할 때, 바이트 순서가 어떻게 배열되는지에 따라 빅 엔디안과 리틀 엔디안이라는 두 가지 방식이 사용됩니다. 빅 엔디안은 상위 바이트를 먼저 저장하는 반면, 리틀 엔디안은 하위 바이트를 먼저 저장합니다. 빅 엔디안(Big Endian)이란? 빅 엔디안 방식은 메모리에 데이터의 상위 바이트를 먼저 저장합니다. 예를 들어, 0x12345678이라는 32비트의 수를 생각해보세요. 빅 엔디안 방식으로 저장하면 메모리에는 12 34 56 78 순으로 저장됩니다. 빅 엔디안의 사용 사례 네트워크 프로토콜, 특히 TCP/IP에서 빅 엔디안이 사용됩니다. 이는 빅 엔디안이 네트워크 표준으로 채택되었기 때문입니다. 리틀 엔디안(Little Endian)이란? 리틀 엔디안 방식은.. 2023. 7. 2.
[Verilog] LHS, RHS LHS는 "Left-hand side" RHS는 "Right-hand side" ​ "왼쪽(오른쪽) 부분" "왼쪽(오른쪽) 부터", "왼쪽(오른쪽) 값", "왼쪽(오른쪽) 에 기술", "우선순위가 같을때 왼쪽(오른쪽) 순으로" 와 같은 설명에 주로 쓰입니다. LHS와 RHS 기본 개념 Verilog에서 LHS는 할당문의 왼쪽에 있는 표현식을 의미합니다. 대부분의 경우, 이는 값을 변경할 대상입니다. 반면에 RHS는 할당문의 오른쪽에 있는 표현식으로, 값을 계산하는 부분입니다. reg a; a = 1'b1; // 'a'가 LHS입니다. reg a; reg b; b = a; // 'a'가 RHS입니다. 2023. 7. 2.
[Vim] 파일경로로 바로 이동하기: 'gf' 사용하기 목차'gf'의 정의'gf'는 Vim에서 사용되는 명령어로, 'go to file'의 약자입니다. Vim에서 파일 경로에 커서를 두고 'gf'를 누르면 해당 파일을 Vim으로 바로 열어줍니다.'gf'의 사용 방법파일로 이동하기Vim에서 작업 중인 파일 내에서 다른 파일의 경로를 찾았다면, 그 경로에 커서를 두고 'gf'를 누르면 바로 그 파일로 이동할 수 있습니다. 이렇게 하면 파일 간의 이동이 매우 편리해집니다.이전 파일로 돌아가기'gf'를 사용하여 다른 파일로 이동한 후에 원래의 파일로 돌아가고 싶다면, 'Ctrl + 6'을 누르면 됩니다. 이렇게 하면 바로 이전에 열었던 파일로 돌아갈 수 있습니다. 일회성입니다. 'Ctrl + o'도 있습니다. 'Ctrl +6' 과 달리 이전파일로 계속 돌아갈 수 있.. 2023. 7. 2.
[Verilog] array Array(배열) 배열은 Verilog에서 여러 개의 데이터를 저장하고 접근하는 데 사용되는 중요한 개념입니다. 배열은 동일한 데이터 유형을 가진 요소들의 모음으로 구성되며, 각 요소는 고유한 인덱스를 가지고 있습니다. 선언 Verilog에서 배열은 다음과 같은 구문으로 선언됩니다: [lower_index:upper_index]; : 배열 내 요소들의 데이터 유형을 지정합니다. : 배열의 이름을 지정합니다. lower_index:upper_index: 배열 인덱스의 범위를 지정합니다. 인덱스는 정수로 지정되며, lower_index와 upper_index는 배열 요소의 유효한 범위를 결정합니다. 예시 reg [7:0] mema[0:255]; // 256개의 8비트 레지스터로 구성된 메모리 배열 reg x.. 2023. 7. 1.
[Verilog & SV] 삼항연산자(Ternary operator) 삼항연산자(Ternary Operator) 삼항연산자는 조건문에 기반하여 다른 두 개의 값 중 하나를 선택하는 연산자입니다. Verilog에서 삼항연산자는 다음과 같은 구조로 사용됩니다:conditional_expression ::=expression1 ? { attribute_instance } expression2 : expression3 ? : ;삼항연산자는 주어진 조건식을 평가한 후, 조건식이 참인 경우에는 을 선택하고, 조건식이 거짓인 경우에는 을 선택합니다. 이는 조건에 따라 다른 동작을 수행하는 데 유용하게 활용될 수 있습니다. out = control ? x : y 예를 들어, Verilog 코드에서 삼항연산자를 사용하여 입력 신호에 따라 출력 신호를 결정할 수 있습니다. 다음은 이를 나.. 2023. 7. 1.
[Verilog] Reg와 Wire Verilog에는 Wire와 Reg라는 두 개의 변수타입이 존재합니다. 두 변수의 가장 큰 차이는 값을 저장할 수 있는지 없는지 입니다. Wire는 값을 저장 할 수 없고 Reg는 값을 저장할 수 있습니다. Reg Reg는 data를 저장하기 위한 변수로 다음 값이 할당되기 전까지 현재 값을 유지하므로 절차형 할당문(procedural assignment)를 구현할 때 주로 사용됩니다. Initial/always block 구문 내에서 출력으로는 반드시 reg를 사용해야 합니다. 조합논리(Combinational logic)과 순차논리(sequential logic)을 구현할 때 모두 사용 가능합니다. ​ reg [1:0] counter; always @(posedge CLK, negedge RESETn.. 2023. 7. 1.
[SDC] create_clock 목차 SDC 작성에는 다양한 명령어들이 사용되며, 그 중 하나가 바로 create_clock 명령어입니다. create_clock 현재 디자인에 클럭 객체를 생성하고 그 파형을 정의하는 역할을 합니다. SYNTAX status create_clock [-name clock_name] [-add] [source_objects] [-period period_value] [-waveform edge_list] [-comment comment_string] Data Types clock_name string source_objects list period_value float edge_list list comment_string string ARGUMENTS create_clock 명령어는 여러 인수를 사용하여.. 2023. 7. 1.
반응형

티스토리툴바