[Verilog Problem] XNOR Gate

Problem description

• module은 TOP이고 Input inA, inB Output out를 가지고 있습니다.
• inA와 inB는 XNOR Gate를 통해 out으로 나갑니다.

Code

module TOP (
 input inA,
 input inB,
 output out);

 assign out=~(inA^inB);
//assign out = inA~^inB;

endmodule

Description

• "^" XOR bit 연산자입니다.
• "~^", "^~" XNOR bit 연산자입니다.