반응형
Problem description
- module은 TOP이고 Input A, Output B를 가지고 있습니다.
- A는 B로 나갑니다. wire로 연결되어 있습니다.
Code
module TOP (
input A,
output B );
assign B=A;
endmodule
Description
- 연속 할당은 오른쪽을 왼쪽에 연속적으로 할당하므로 RHS의 변경 사항이 LHS에 즉시 표시됩니다.
- assign left_side = right_side;
- input, output의 wire 혹은 reg를 선언하지 않으면 wire를 기본으로 합니다.
728x90
반응형
'Design' 카테고리의 다른 글
[RTL Design] Inverter (Not gate) (0) | 2024.05.22 |
---|---|
[RTL Design] Wire 2 (0) | 2024.05.22 |
[RTL Design] 1bit Half adder(반가산기) (0) | 2023.07.23 |
[RTL Design] Clock Divider (1) (0) | 2023.07.21 |
[RTL Design] Counter (0) | 2023.07.21 |