All Posts59 [Verilog] Parameter 목차 Parameter Verilog HDL의 Parameter는 variable이나 net에 속하지 않습니다. 상수입니다. Parameter의 두 가지 타입 module parameter, witg localparam specify parameters(specparams) parameter : 기본적으로 모듈 내에서 상수값을 특정 문자열에 mapping defparam : 모듈밖에서 parameter값을 재정의(혹은 override) 할 때 사용 localparam : 모듈내에서 localparam으로 선언하면 모듈밖에서 바꿀 수 없음 Specpara : parameter와 비슷하지만 특정 블록 내에서만 사용됩니다. Parameter example 2023. 7. 19. [System Verilog] 'break' and 'continue' 목차 break loop construct에서 break를 만나면 바로 end로 진입합니다. Code 2023. 7. 19. [Verilog] D F/F 목차 D 플립플롭 D 래치와 달리, D 플립플롭은, 입력 D(데이터)를 Clk(클럭)에 따라 출력합니다. CP=1, D=1 : G3 출력은 0, G4 출력은 1, 따라서 Q=1 CP=1, D=0 : G3 출력은 1, G4 출력은 0, 따라서 Q=0 Verilog Code 2023. 7. 19. bps란? 목차 bps란? bit per second의 약자입니다. bps 단위는 초당 전송되는 0과 1로 구성된 이진수 단위입니다. 초당 통신하는 bit수입니다. 다운로드, 업로드, 인터넷 속도를 표현할때 자주 쓰입니다. 주파수 * bit line = bps 예를 들어 이더넷 GMII 인터페이스의 경우 125MHz로 8bit data line입니다. "bps는 125MHz * 8 = 약 1000MHz = 1Gbps" 가 됩니다. Kbps? Mbps? Gbps? K=2^10 = 약 10^3 M=2^20 = 약 10^6 G=2^30 = 약 10^9 간단합니다. bps앞에 K(킬로), M(메가), G(기가) 붙는다 생각하시면 됩니다. 2023. 7. 17. Full Duplex(전이중), Half Duplex(반이중), Simplex(단방향) 목차 Full Duplex 두 장치 간 통신선이 두 개(송신선, 수신선) 있습니다. 송신선과 수신선이 각각 존재하므로 데이터 송신과 동시에 수신이 가능합니다. Half Duplex 두 디바이스 간 통신선이 하나입니다. 한쪽 디바이스에서 송신과 수신 모두 가능합니다. 하나의 통신선으로 송신과 수신을 해야 하므로 송신과 수신을 동시에 할 수 없습니다. 한쪽이 송신 시 다른 쪽에서는 수신만 가능합니다. 양쪽에서 전송시 충돌이 발생합니다. CSMA/CD와 같은 통신방식으로 충돌을 보안해야합니다. Simplex 두 디바이스 간 통신선이 하나입니다. 송신 측과 수신 측이 미리 정해져 있어 한쪽으로만 전송 가능합니다. 2023. 7. 17. CSMA/CD + AMP이란? 목차 Carrier Sense Multiple Access / Collision Detection with Arbitration on Message Priority CAN 통신에 사용되는 방식입니다. 반이중 통신일때 신호간 충돌이 발생했을때 충돌에 대한 대응 방식을 기존 CSMA/CD에 추가한 방식입니다. CSMA/CD는 해당글을 참고바랍니다. 2023.07.10 - [Knowledge] - CSMA/CD란? CSMA/CD란? Carrier Sense Multiple Access/Collision Detection Carrier Sense : 회선(매체)이 사용되고 있는지에 따라 (전송 여부 식별하여) Multiple Access : 누구든 동시에 접근할 수 있으면서 (우선순위 없이 누구나) Collis.. 2023. 7. 11. 이전 1 2 3 4 5 6 7 8 ··· 10 다음 반응형
