[Verilog] LHS, RHS

LHS는 "Left-hand side"

RHS는 "Right-hand side"

​

"왼쪽(오른쪽) 부분" "왼쪽(오른쪽) 부터", "왼쪽(오른쪽) 값", "왼쪽(오른쪽) 에 기술", "우선순위가 같을때 왼쪽(오른쪽) 순으로" 와 같은 설명에 주로 쓰입니다.

 

LHS와 RHS 기본 개념 

Verilog에서 LHS는 할당문의 왼쪽에 있는 표현식을 의미합니다. 대부분의 경우, 이는 값을 변경할 대상입니다. 반면에 RHS는 할당문의 오른쪽에 있는 표현식으로, 값을 계산하는 부분입니다.

 

reg a;
a = 1'b1; // 'a'가 LHS입니다.

 

reg a;
reg b;
b = a; // 'a'가 RHS입니다.